TRY-CMX16+擁有一個(gè)周期、節(jié)拍、脈沖組成的三級(jí)時(shí)序系統(tǒng)。以取指周期為始設(shè)了四個(gè)狀態(tài)觸發(fā)器，在組合邏輯控制中，該觸發(fā)器為1，控制器進(jìn)入那個(gè)機(jī)器周期的微操作。系統(tǒng)按序定拍，隨機(jī)器周期動(dòng)態(tài)變更節(jié)拍發(fā)生器，在非取指周期產(chǎn)生T1→T3→T4三拍制節(jié)拍發(fā)生器，在取指周期產(chǎn)生T1→T2→T3→T4四拍制發(fā)生器。

卓越的軟硬件環(huán)境

實(shí)時(shí)部件顯示：各部件單元都以計(jì)算機(jī)結(jié)構(gòu)模型布局，清晰明了，各部件均有七段數(shù)碼管顯示其十六進(jìn)制內(nèi)容。兩個(gè)數(shù)據(jù)流方向指示燈以直觀反映當(dāng)前數(shù)據(jù)的來源與目標(biāo)去向。即使不借助PC機(jī)也可實(shí)時(shí)觀察數(shù)據(jù)流狀態(tài)，判斷其正確性，提供一目了然的實(shí)驗(yàn)環(huán)境。

開放式設(shè)計(jì)：系統(tǒng)支持三種實(shí)驗(yàn)電路構(gòu)造方式，即實(shí)驗(yàn)單元電路的硬布線連接方式、單元電路的控位連接方式和實(shí)驗(yàn)電路“軟連線”方式。對(duì)于實(shí)驗(yàn)單元電路的硬布線連接方式，可采用雙頭實(shí)驗(yàn)導(dǎo)線從零開始在擴(kuò)展區(qū)域逐一搭起一個(gè)實(shí)驗(yàn)電路；對(duì)于各單元電路的控位連接，只需使用雙頭實(shí)驗(yàn)導(dǎo)線在單元電路控位與控制信號(hào)之間對(duì)應(yīng)連接，就可構(gòu)造出實(shí)驗(yàn)所需的部件控制電路；亦可使用可編程邏輯器件在線設(shè)計(jì)下載實(shí)驗(yàn)電路，實(shí)現(xiàn)實(shí)驗(yàn)電路的“軟接線”。

邏輯分析：對(duì)于教師而言，不難體會(huì)要講清時(shí)序關(guān)系是不容易的，而學(xué)生理解并利用時(shí)序關(guān)系則難上加難。而由于現(xiàn)代集成技術(shù)的迅猛發(fā)展，在實(shí)際工作中需要更多的利用邏輯分析工具進(jìn)行時(shí)序分析。達(dá)愛思計(jì)算機(jī)組成原理教學(xué)實(shí)驗(yàn)系統(tǒng)具備邏輯分析功能，老師可通過電化教學(xué)設(shè)備向?qū)W生現(xiàn)場(chǎng)展示指令與時(shí)序的關(guān)系，讓學(xué)生在實(shí)驗(yàn)時(shí)直觀地觀測(cè)到指令與時(shí)序的關(guān)系，有效的提高教學(xué)效果。

靈活的多操作方式

TRY-CMX16+以高性能MCU為核心組成系統(tǒng)的操作與控制平臺(tái)，自帶鍵盤、LCD顯示，配備強(qiáng)大的集成開發(fā)環(huán)境，擁有前后臺(tái)雙環(huán)境支持，跟蹤運(yùn)行軌跡、受理中斷請(qǐng)求、變更控制模式、捕捉現(xiàn)場(chǎng)信息。

主流處理器的多總線結(jié)構(gòu)

系統(tǒng)采用多總線結(jié)構(gòu)，分別是數(shù)據(jù)總線、指令總線、微總線。這種三者分離并行的總線結(jié)構(gòu)，遇取指周期可以并行完成操作數(shù)的存取，在當(dāng)前指令結(jié)束后的首個(gè)微周期可直接進(jìn)入下一條指令的取指操作，通過微總線形成電路解釋與執(zhí)行的后續(xù)微址，因此指令總線與微總線的主要仼務(wù)是預(yù)取指與后續(xù)微址的預(yù)處理。

FPGA開發(fā)支持，提供所有VHDL例程

系統(tǒng)可選配Xilinx的XCV200擴(kuò)展板，具有20萬門大規(guī)模FPGA用于CPU模型的設(shè)計(jì)，16位64K的RAM用于存放用戶程序及數(shù)據(jù)。學(xué)生將設(shè)計(jì)好的CPU模型下載到FPGA，并將需要運(yùn)行的程序下載到RAM，根據(jù)先易后難的實(shí)踐思路逐步完成16位機(jī)、32位機(jī)的設(shè)計(jì)。

五、現(xiàn)代計(jì)算機(jī)組成原理與系統(tǒng)實(shí)驗(yàn)箱實(shí)驗(yàn)項(xiàng)目